# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-311948

(43) Date of publication of application: 27.12.1990

(51)Int.CI.

G06F 15/16 G06F 9/38 G06F 11/20

(21) Application number: 01-134301

(71)Applicant: NEC CORP

**NEC ENG LTD** 

(22)Date of filing:

26.05.1989

(72)Inventor: ISHII SATOSHI


**NAKAGAWA TAKASHI** 

# (54) ERROR CORRECTION SYSTEM FOR COPROCESSOR

# (57) Abstract:

PURPOSE: To facilitate the bug correction of firmware and the change of the function of a coprocessor by setting an external switch in an error pointing state when the firmware of the coprocessor has an error and turning on the corresponding one of plural soft flags.

CONSTITUTION: A coprocessor 2 decides the state of an external switch 7 via the firmware 2a if the instruction fetched by a main processor 1 is equal to its own one. Then the external switch 7 checks the soft flag corresponding to the instruction via the firmware 2a only when the firmware 2a has an error. When the soft flag is set at the prescribed value, the instruction for its own is not processed and reported to the processor 1. The processor 1 receives the report to change the instruction into a shadow mode and at the same time saves the internal registers. Then the processor 1 carries out the corresponding program of a shadow memory 3 to simulate the instruction of the coprocessor 2 and restores the saved registers. As a result, the error of the firmware 2a can be easily corrected.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## 19 日本国特許庁(JP)

① 特 許 出 願 公 閉

#### ⑫ 公 開 特 許 公 報 (A) 平2-311948

®Int. Cl. 5 G 06 F

識別記号

庁内整理番号

個公開 平成2年(1990)12月27日

15/16 9/38 11/20

3 7 0 3 7 0 3 1 0 Ă

6745-5B 7361-5B 9072-5B

> 審査請求 未請求 請求項の数 1 (全6頁)

50発明の名称

コプロセッサの誤り修正方式

頭 平1-134301 ②特

顧 平1(1989)5月26日 23出

明 (2)発 者 石 井 智

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

明 @発 署 ф H

司 粉

東京都港区西新橋3丁目20番4号 日本電気エンジニアリ

ング株式会社内

の出 題 人

日本電気株式会社

東京都港区芝5丁目7番1号

颐 日本電気エンジニアリ 他出

東京都港区西新橋 3 丁目20番 4 号

ング株式会社

100代 理 人

弁理士 境 廣巳

#### 明如意

# 1. 発明の名称

コプロセッサの誤り修正方式

### 2.特許請求の範囲

各々ファームウェアで制御されるメインプロセ ッサとそのコプロセッサとを有し且つシャドウメ モリ方式を採用した情報処理装置において、

前記コプロセッサのファームウェアにおける娯 りの存在する部分によって処理されるコプロセッ サ用命令の機能をシミュレートするプログラムを 記憶させたシャドウメモリと、

前記コプロセッサのファームウェアの摂りの有 無を示す外付スイッチと、

各コプロセッサ用命令に対応したソフトフラグ とを設け、

前記コプロセッサは、前記メインプロセッサで フェッチされた命令が自己用の命令のとき先ず前 記外付スイッチの状態をファームウェアにて判定 し、前記外付スイッチがファームウェアに誤りが 有ることを示す場合に限り、前記命令に対応する

ソフトフラグをファームウェアにてチェックし、 所定の値であれば前記自己用の命令を処理するこ となく前記メインプロセッサに通知し、

前記メインプロセッサは前記遺知を受けること によりシャドウモードに変更すると共に内部レジ スタ類の退避を行った後、前記シャドウメモリの 該当するプログラムを実行することにより前記コ プロセッサの命令をシミュレートし、その後前記 退避した内部レジスタ類の復元を行うと共にノー マルモードに変更して処理を統行することを特徴 とするコプロセッサの誤り確正方式。

### 3. 発明の詳細な説明

### 〔産業上の利用分野〕

本発明は、各々ファームウェアで制御されるメ インプロセッサとそのコプロセッサとを有する情 報処理装置においてコプロセッサのファームウェ アの機能の一部に存在する誤りを修正する方式に 関するものである。

### 〔従来の技術〕

プロセッサのファームウェアがLSIで構成さ

れた実行ユニット内部に指納されている如くファームウェア自体の変更が容易でない状況において、そのファームウェアの機能の一部に存在する繰りを修正する方式としては、例えば特開昭 6 3 - 9 8 0 3 4 号公報に見られるようなシャドウメモリ
方式を採用した情報処理整置が知られている。

第3図はそのような従来の情報処理装置の関部プロック図であり、ファームウェア耐御によるメインプロセッサ11とそのバス(内部バンャドウオモのバス(内部バンャドウオモのバス)13を含みている。な有すンプロを含みでいる。な有すンプロを含みない。メモリ13はソフトとを含み、制御に対けることを含み、制御に対けることを含み、制御に対けることを含み、制御に対けることを含み、制御に対けることを含み、制御に対けることを含み、制御に対けることを含み、制御に対けることを含み、制御に対けることを含み、制御に対けることを含まるでは、シャドウメモリには、シャドウメモリに格納されているプログラム

### (発明が解決しようとする課題)

第3図に示した従来の方式によって、メインプロセッサししのファームウェアししaに存在する 誤りを実質的に修正することが可能である。

ところで、情報処理装置の中にはメインプロセッサ以外にそのコプロセッサを有し、高度な演算 等を高速に実行し得るようにしたものがある。こ のようなコプロセッサを有する情報処理装置にお

+ドウプログラム)を実行し、その終了時、シャ ドウモードからノーマルモードに切り替え、通常 はシャドウメモリがアクセスできないようになっ ているものである。第3図では、そのような既存 のシャドウメモリ方式を改良し、メインプロセッ サ!1中のファームウェア!しaの誤りを修正す る機能を既存のシャドウメモリガ武中に導入した ものである。即ち、メインプロセッサ11におけ るファームウェア118中の誤りの存在する部分 によって処理される命令や処理ルーチンをシミュ レートするプログラムをシャドウメモリしるに記 使させると共に、メインプロセッサ11の各命令 に対応し且つ誤りの存在する換言すればシミュレ ートしたい命令に対応するフラグは事前にONに したソフトフラグ12を設け、メインプロセッサ 1しは、命令をフェッチする毎にその命令に対応 するソフトフラグ12のフラグ値をファームウェ アしるのにて判定し、シミュレートすべきことを 示すONである場合にはファームウェア11aに よってその命令を処理することなくシャドウモー

いて、若しコプロセッサのファームウェアの一部 に誤りがあると、それによって処理されるコプロ セッサ用命令や各種処理ルーチンの実行が不可能 となる。従って、その誤りを修正する必要がある が、コプロセッサのファームウェアがしち! 内部 に格納されている場合には、やはりその変更は容 易ではない。また、コプロセッサはメインプロセ ッサと異なり特殊なプロセッサはカインプロセ ッサと異なり特殊なプロセッサに適用するこ とは困難である。

本発明はこのような事情に鑑みて為されたものであり、各々ファームウェアで制御されるメインプロセッサとそのコプロセッサとを有し且つシャドウメモリ方式を採用した情報処理装置において、コプロセッサのファームウェアの誤りをそのファームウェア自体を変更することなく修正することのできるコプロセッサの誤り修正方式を提供することにある。

### (課題を解決するための手段)

本発明は上記の目的を達成するために、各々フ

ァームウェアで制御されるメインプロセッサとそ のコプロセッサとを有し且つシャドウメモリ方式 を採用した情報処理装置において、前記コプロセ ッサのファームウェアにおける誤りの存在する部 分によって処理されるコプロセッサ用命令の機能 をシミュレートするプログラムを配位させたシャ ドウメモリと、前記コプロセッサのファームウェ アの誤りの有無を示す外付スイッチと、各コプロ 、 セッサ用命令に対応したソフトフラグとを設け、 前記コプロセッサは、前記メインプロセッサでフ ェッチされた命令が自己用の命令のとき先ず前紀 外付スイッチの状態をファームウェアにて判定し、 前記外付スイッチがファームウェアに誤りが有る ことを示す場合に限り、前記命令に対応するソフ トフラグをファームウェアにてチェックし、所定 の値であれば前記自己用の命令を処理することな く前記メインプロセッサに通知し、前記メインブ ロセッサは前記遺知を受けることによりシャドウ モードに変更すると共に内部レジスタ類の诅讃を 行った後、前記シャドウメモリの該当するプログ

ラムを実行することにより前記コプロセッサの命令をシミュレートし、その後前記退雇した内部レジスタ類の復元を行うと共にノーマルモードに変更して処理を続行するように構成されている。 (作用)

所定の値であればその命令を処理することなく前記メインプロセッサに通知し、この通知を受けたメインプロセッサが、シャドウモードに変更すると共に内部レジスタ類の返避を行った後、前記シャドウメモリの該当するプログラムを実行することにより前記コプロセッサの命令をシミュレートし、その後前記退避した内部レジスタ類の復元を行うと共にノーマルモードに変更して処理を続行する。

### (実施例)

次に、本発明の実施例について図面を参照して詳細に説明する。

第1図は本発明のコプロセッサの誤り修正方式の一実施例の処理の流れ図、第2図は本発明を選用した情報処理装置の一例を示す要部プロック図である。本発明を適用した情報処理装置の一例は第2図に示すように、内部のファームウェア(CPUFW)1aで制御されるメインプロセッサと、同じく内部のファームウェア(コプロセッサ

M 3 a および R O M 3 b を有するシャドウメモリ 3 と、シャドウモードフラグ 4 と、これらを接続 するパス (内部パス) 5 とを含んでいる。

コプロセッサ 2 には、信号線 8 を介してスイッチ (外付スイッチ) 7 が接続されている。このスイッチ 7 はコプロセッサ 2 のファームウェア (コプロセッサ F W) 2 a に誤りが全くない場合は O F F にされ、 1 箇所でも誤りが存在する場合にはO N にされるスイッチであり、コプロセッサ 2 のファームウェア 2 a はファームウェアの 1 ステップでスイッチ 7 の状態を判定できるようになっている。

シャドウメモリ3のRAM3a内には、各コプロセッサ用命令に1対1で対応する複数のフラグから成るソフトフラグ (コプロセッサ用命令対応ソフトフラグ) 9が設けられており、コプロセッサ2のファームウェア2aに1つも誤りが存在しない場合にはソフトフラグ9の全てのフラグはOFPにされている。しかし、或るファームウェア部分に誤りがあって、それが原因で或るコプロセ

ッサ用命令やコブロセッサのファームウェアの政 る処理ルーチンが正しく実行されない場合には、 そのコプロセッサ用命令に対応するフラグが O N にされる。そして、その正しく実行されないコプ ロセッサ用命令をメインプロセッサ 1 がシミュレ ートするために必要となるシミュレート用のプロ グラムが、シャドウメモリ 3 に事前に登録されて いる。

次に、第1図および第2図を参照して、本実施例の動作を説明する。なお、第1図において破線で囲んだ処理はコプロセッサ2内の処理を示し、他の処理はメインプロセッサ1の処理を示す。

ノーマルモードにおいて、メインプロセッサ1は1つの命令をフェッチする毎に(S1)、その命令がコプロセッサ用命令であるか否かを判定する(S2)。コプロセッサ用命令でなければ、メインプロセッサ1自身がその命令を実行し(S3)、命令フェッチ処理S1に戻って次の命令を処理する。

処理S2でコプロセッサ用命令と判定された場

セットし (S 1 5)、 これをメインプロセッサ l に伝達する。しかし、 O F F の場合には、 そのコプロセッサ用命令はシミュレートの対象になっているので、 ファームウェア 2 a によってその命令を実行せず、 シャドウモード要求コマンドをセットし (S 1 6)、 これをメインプロセッサ l に伝達する。 即ち、第 2 図に示すようにシャドウ移行要求 6 をメインプロセッサ l に出す。

メインプロセッサ1は、コプロセッサ2からのコマンドを解析してシャドウモード要求コマンドか否かを制定し(S4)、シャドウモード要求コマンドでなければ制御を処理S1に戻し、次の命令をフェッチする。しかし、シャドウモード要求コマンドの場合には、現在のモードをシャドウモードに変更する為の処理を行い(S5)、自メインプロセッサ1内のレジスタ類をシャドウメモリ3のRAM3aにセーブする(S6)。そして、以下のようにしてコプロセッサ用命令にかかるシミュレートを実行する(S7~S9)。

先ず、必要に応じてコプロセッサ2からメイン

合、そのコプロセッサ用命令はコプロセッサ 2 に 伝達される。コプロセッサ 2 では、先ずスイッチ 7 の状態が 0 N か 0 F F かをそのファームウェア 2 a にて判定し (S 1 2)、 0 F F であれば処理 S 1 4 へ、 0 N であれば処理 S 1 3 へ進む。

処理S14へ進んだ場合すなわちコプロセッサ 2のファームウェア2aに1箇所も摂りが存在しない場合、コプロセッサ2のファームウェア2a の処理によってその命令を実行し、次に通常終了 コマンドをセットし(S15)、これをメインプロセッサ1に伝達する。

他方、処理S13に進んだ場合すなわちコブロセッサ2のファームウェア2aに少なくとも1箇所誤りがある場合、コプロセッサ2は、コプロセッサ1のフラグ値がONかOFFかをチェックする(S13)。OFFの場合、そのコプロセッサ用命令についてはシミュレートの対象になっていないので、コプロセッサ2のファームウェア2aの処理によってその命令を実行し(S14)、通常終了コマンドを

プロセッサ3へデータを転送する(S 7)。ここで、データとはシミュレートしようとする命のスケータとはシミュレートしようとなるののスクで、データのうちコプロセッサ 2 のにはなれたないのではない。 でにはいかがられたない。 でになりはいるでした。 でになり得るデータを、メインプロセッサ 2 の状態はそのコプロセッサ 2 の状態はそのコプロセッサ 1 からコプロセッサ 2 の状態はそのコプロセッサ 1 からコプロセッサ 2 の状態はそのコプロセッサ 1 からコプロセッサ 2 の状態はそのコプロセッサ 1 からコプロセッサ 2 の状態はそのコア 2 a が実行したと同じ状態になる。

メインプロセッサ1は上記のシミュレートを終えると、シャドウメモリ3に退避していた自己のレジスタ類をリストアし(S 1 0 )、シャドウモードをリセットしてノーマルモードに変更し(S 1 1)、次の命令のフェッチに移行する(S 1 )。 (発明の効果)

·以上説明したように、本発明のコプロセッサの

**摂り修正方式においては、コブロセッサのファー** ムウェアの誤りの有無を示す外付スイッチと、各 コプロセッサ用命令に対応したソフトフラグを殺 け、コブロセッサのファームウェアに誤りが存在 する場合には外付スイッチをそれを指示する状態 に設定しておくと共に、ソフトフラグ中の該当す るフラグをONにしておくことにより、そのフラ ・ グに対応するコプロセッサ用命令をコプロセッサ 中のファームウェアで処理せずにシャドウメモリ に予め記憶させたプログラムを使用してメインプ ロセッサでシミュレートすることができ、コプロ セッサにおけるファームウェアのパグ修正や機能 変更をそのファームウェア自体を変更することな く容易に行うことができる効果がある。

また、外付スイッチを設けず、常にソフトフラ グをチェックする構成にすれば、コプロセッサの ファームウェアの誤りが後に修正されて誤りが全 く無くなった場合におけるオーバーヘッドが大き くなるが、本発明のように外付スイッチを設けれ ば、誤りが全て無くなったときソフトフラグを一

かにすることができる。よって、コプロセッサの ファームウェアのバグ等の修正後、第1図の処理 S12、S13等のチェックルーチンを削除する 必要がなくコプロセッサのファームウェアの評価 期間を短縮することができる効果もある。 4. 図面の簡単な説明

第1回は本発明の一実施例の処理の流れ図、 第2回は本発明を適用した情報処理装置の一例 を示す要部プロック図および、

切チェックする必要がなくなり、性能低下を極値

第3回は健来方式のブロック図である。

図において、

1 …メインプロセッサ

1 a …メインプロセッサのファームウェア

2…コプロセッサ

2 a …コプロセッサのファームウェア

3 … シャドウメモリ

3 a ... R A M

3 b -- R O M

4…シャドウモードフラグ

5 … バス (内部パス)


6 …シャドウ移行要求


7 …スイッチ (外付スイッチ)

8 …信号额


9 … ソフトフラグ

特許出願人 日本電気株式会社外1名 代理人 弁理士 境 度 已





本発明を適用した情報処理装置の一例 第 2 図



従来方式のブロック図 第 3 図